Syllabus
SCC9338 Arquitectura de computadoras II
MTE. JOSE RAMON CAB CHAN
rcab@itescam.edu.mx
Semestre | Horas Teoría | Horas Práctica | Créditos | Clasificación |
8 | 4 | 2 | 10 |
Prerrequisitos |
1.- Conocimientos aislados de las partes internas de una computadora. | 2.- Conocimientos generales de los que son los registros de computadora. | 3.- Conocimientos básicos de las microoperaciones lógicas y aritméticas. | 4.- Conceptos de Algebra de Boole |
Competencias | Atributos de Ingeniería |
Normatividad |
1.- Acreditar el 100 de las materias del curso semestral. 2.- Cumplir con todos los trabajos marcados en clases y extraclases. 3.- Participar en el salón de cuando se le requiera. 4.- Tener el mínimo de assitencias requerido por la subdirección académica. |
Materiales |
No se requieren materiales adicionales a los especificados en la programación de clases |
Bibliografía disponible en el Itescam | |||||
Título |
Autor |
Editorial |
Edición/Año |
Ejemplares |
|
Parámetros de Examen | |
PARCIAL 1 | Unidad I,II,III |
PARCIAL 2 | Unidad IV y V |
Contenido (Unidad / Competencia / Actividad / Material de Aprendizaje) | |
1. Introducción al Hardware de una computadora
1.1. Introducción al HW de una computadora 1.1.1. Panorama del HW de la IBM PC Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003 http://www.mailxmail.com/curso/informatica/arquitecturaordenadores/capitulo2.htm 1.1.2. Arquitectura de procesador Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003 Arquitectura de Procesador (114531 bytes) http://www.zator.com/Hardware/H3_2.htm 1.1.3. Espacio de memoria y entrada/salida Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003 http://www.mailxmail.com/curso/informatica/arquitecturaordenadores/capitulo2.htm 1.2. Modos de direccionamiento del HW de una computadora 1.2.1. Modos de direccionamiento Tabla de Modos de Direccionamiento (56832 bytes) Resumen de Modos de Direccionamiento (Ing. Hector Quej) (35328 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003 www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo20.htm http://www.rinconsolidario.org/eps/asm8086/CAP3.html www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo23.htm 1.2.2. Operaciones del Bus Tipos de buses, Ing Wilson Padilla Carvajal, Enero 2006. ( bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003 www.monografias.com rabajos28operaciones-busoperaciones-bus.html www.mailxmail.comcursoinformaticaarquitecturaordenadores.htm |
2. Modos de direccionamiento del procesador y conjunto de instrucciones de los modelos de arquitectura
2.1. Modelos de arquitectura de computadoras actuales 2.1.1. Modelos de arquitecturas de computadoras clàsicos Padilla Carvajal, Wilson, MODELOS DE ARQUITECTURAS DE CÓMPUTO CLÁSICAS, , Enero 2006. (23040 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 110-112 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 100-120 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 17-19 http://www.mailxmail.com/curso/informatica/arquitecturaordenadores/capitulo2.htm 2.1.2. Modelos de arquitecturas de computadoras de multiprocesamiento Padilla Carvajal, Wilson, MODELOS DE ARQUITECTURA DE COMPUTADORAS DE MULTIPROCESAMIENTO, Enero 2006. (40960 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 113-114 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 10-11 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 24-26 http://www.tlm.unavarra.es/asignaturas/ac/0506/material/AC.Tema2.pdf 2.1.3. Modelos de arquitecturas de computadoras segmentados Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 11-12 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 10-11 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 17-19 Padilla Carvajal, Wilson, MODELOS DE ARQUITECTURA DE COMPUTADORAS SEGEMNTADAS, Enero 2006. ( bytes) http://www.tlm.unavarra.es/asignaturas/ac/0506/material/AC.Tema2.pdf 2.2. Modos de direccionamiento 2.2.1. Direccionamiento de memoria en modo protegido Padilla Carvajal, Wilson, Direccionamiento en modo real, Enero 2006. (24064 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003 http://www.mailxmail.com/curso/informatica/arquitecturaordenadores/capitulo2.htm 2.2.2. Direccioanamiento de memoria en modo real Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo23.htm 2.2.3. Instrucciones del procesador Practica de PIC (5725 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Uso de COM (106033 bytes) |
3. Técnicas de sincronización de datos y análisis de los componentes de los modelos de arquitectura
3.1. Sincronización de datos 3.1.1. Temporización del sistema Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Págs. 21-22 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 21-22 http://es.tldp.org/Allegro-es/web/online-3.11/alleg003.html 3.1.2. Estados de espera del sistema Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 110-112 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Págs. 445-450 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 65-70 http://www.alpertron.com.ar/80186.HTM 3.1.3. Interrupciones de HW enmascarable Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 28-30 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 55-58 www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo23.htm http://www.alpertron.com.ar/8085.HTM 3.1.4. Interrupciones del SW Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 121-124 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 6-8 www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo23.htm 3.1.5. Circuitos de temporización e interrupción Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 121-122 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 65-78 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. p 23-24 http://www.monografias.com/trabajos17/arquitectura-computadoras/arquitectura-computadoras.shtml#reloj 3.2. Dispositivos de Entrada y Salida 3.2.1. Tipos de dispositivos de entrada y salida Padilla Carvajal, Wilson, TIPOS DE DISPOSITIVOS DE ENTRADA Y SALIDA, Enero 2006. (33792 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 113-114 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 12-15 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 24-26 www.monografias.com rabajos28operaciones-busoperaciones-bus.html www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo3.htm 3.2.2. Caracterísitcas de los dispositivos de entrada y salida CARACTERÍSTICAS DE LOS DIPSOSITIVOS DE ENTRADA Y SALIDA, Enero 2006. (21504 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 121-122 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 24-26 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 121-124 www.monografias.com rabajos28operaciones-busoperaciones-bus.html www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo3.htm 3.2.3. Funcionamiento de los dispositivos de entrada y salida Padilla Carvajal, Wilson, FUNCIONAMIENTO DE LOS DISPOSITIVOS DE ENTRADA Y SALIDA, Enero 2006. (21504 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 121-122 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 12-15 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 45-49 www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo3.htm 3.3. Memoria 3.3.1. Tipos de memoria Padilla Carvajal, Wilson, ARQUTECTURA DE LA MEMORIA , Enero 2006. (36864 bytes) Padilla Carvajal, Wilson, TIPOS DE MEMORIAl, Enero 2006. (26112 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 12-16 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 121-124 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 45-49 www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo3.htm 3.3.2. Funcionamiento de las memorias Padilla Carvajal, Wilson, FUNCIONAMIENTO DE LA MEMORIA, Enero 2006. (24576 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 123-125 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 12-17 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 55-58 www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo3.htm 3.3.3. Caracterísitcas de la memoria CARACTERÍSTICAS DE LA MEMORIA, Enero 2006. (27648 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 127-136 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 55-58 www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo3.htm 3.4. Unidad Central de Procesos 3.4.1. Características de los CPU`s Padilla Carvajal, Wilson, CARACTERISTICAS DE LOS CPU, Enero 2006. (19968 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 110-112 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 100-120 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003.pp56-58 http://www.mailxmail.com/curso/informatica/arquitecturaordenadores/capitulo2.htm 3.4.2. Funcionamiento de los CPU`s Padilla Carvajal, Wilson, FUNCIONAMIENTO DE LOS CPU, Enero 2006. (20992 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 110-112 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 10-11 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 21-22 http://www.mailxmail.com/curso/informatica/arquitecturaordenadores/capitulo2.htm 3.4.3. Tipos de los CPU`s Padilla Carvajal, Wilson, TIPOS DEL CPU, , Enero 2006. (20992 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 12-16 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 121-124 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 24-26 http://www.mailxmail.com/curso/informatica/arquitecturaordenadores/capitulo2.htm |
4. Dispositivos de E/S y su programación
4.1. Dispositivos de Entrada y Salida 4.1.1. Dispositivos estandar de entrada Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 121-122 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 65-78 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. p 23-24 www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo23.htm http://pantera.itchihuahua.edu.mx/apacheco/expo/view.php?f=asm_31 http://www.zator.com/Hardware/H2_5.htm 4.1.2. Dispositivos estandar de salida Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 71-72 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 127-136 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. p 65-67 www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo23.htm 4.2. Programación de los dispositivos de E/S 4.2.1. Otros dispositicos de entrda y salida Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 121-122 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 10-11 www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo23.htm 4.2.2. Perifericos http://es.wikipedia.org/wiki/Perif%C3%A9rico_de_ordenador http://www.monografias.com/trabajos5/losperif/losperif.shtml 4.3. Temporización 4.3.1. Temporizacion por medio del reloj de sistema Padilla Carvajal, Wilson, Reloj del sistema, Enero 2006. (26112 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. http://www.monografias.com/trabajos17/arquitectura-computadoras/arquitectura-computadoras.shtml#reloj 4.3.2. Temporizacion por Reset del sistema M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Págs. 144 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-275, 628-629, 676-678 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 55-75 http://www.intel.com/espanol/update/contents/dt01041.htm 4.3.3. Estados de espera del sistema M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Págs. 144 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-275, 628-629, 676-678 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 55-75 http://www.intel.com/espanol/update/contents/dt01041.htm 4.4. Interrupciones de Hardware 4.4.1. Interrupciones de HW enmascarable Padilla Carvajal, Wilson, INTERRUPCIONES DE HARDWARE NO- ENMASCARABLES , Enero 2006. (56320 bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 642-643. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Págs. 217-297 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 56-64 Blázquez Soriano, José Miguel, INTERRUPCIONES EN LA ARQUITECTURA INTEL, Diciembre de 2004. (56320 bytes) Lavara Cana, Jesús y Gil González, Alberto, ENTRADA/SALIDA, ARRANQUE E INTERRUPCIONES, Enero 2003 (167231 bytes) http://www.mailxmail.com/curso/informatica/arquitecturaordenadores/capitulo2.htm 4.4.2. Interrupciones de HW no enmascarable Padilla Carvajal, Wilson, INTERRUPCIONES DE HARDWARE NO- ENMASCARABLES , Enero 2006. (30208 bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 642-643. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Págs. 217-297 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 56-64 Blázquez Soriano, José Miguel, INTERRUPCIONES EN LA ARQUITECTURA INTEL, Diciembre de 2004. (281795 bytes) Lavara Cana, Jesús y Gil González, Alberto, ENTRADA/SALIDA, ARRANQUE E INTERRUPCIONES, Enero 2003 (167231 bytes) http://www.mailxmail.com/curso/informatica/arquitecturaordenadores/capitulo2.htm 4.5. Buses 4.5.1. Bus Local Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 123-125 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 12-17 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 55-58 Padilla Carvajal, Wilson, BUS LOCAL, Enero 2006. (55552 bytes) www.monografias.com rabajos28operaciones-busoperaciones-bus.html www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo7.htm 4.5.2. Bus de Control Padilla Carvajal, Wilson, BUS DE CONTROL, Enero 2006. (20992 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 17-18 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 28-30 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. p 23-24 www.monografias.com rabajos28operaciones-busoperaciones-bus.html www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo7.htm 4.5.3. Bus de Datos Padilla Carvajal, Wilson, BUS DE CONTROL, Enero 2006. (20992 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 130-135 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 127-136 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003.pp56-58 www.monografias.com rabajos28operaciones-busoperaciones-bus.html www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo7.htm 4.5.4. Bus de direcciones Padilla Carvajal, Wilson, BUS DE DIRECCIONES, Enero 2006. (22528 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 23-26 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 12-17 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003, pp 9 -11 www.monografias.com rabajos28operaciones-busoperaciones-bus.html www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo7.htm 4.5.5. Tipos de buses Padilla Carvajal, Wilson, TIPOS DE BUSES, Enero 2006. (38912 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001.pp 17-18 M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001.pp 12-15 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. p 120-123 www.monografias.com rabajos28operaciones-busoperaciones-bus.html www.mailxmail.comcursoinformaticaarquitecturaordenadores.htm 4.6. Direccionamiento 4.6.1. Direccionamiento en modo protegido Direccionamiento en modo protegido, Ing Wilson Padilla Carvajal, Enero 2006. (24576 bytes) Modo protegido (45056 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo23.htm http://www.zator.com/Hardware/H5_1.htm 4.6.2. Direccionamiento en modo real Padilla Carvajal, Wilson, "DIRECCIONAMIENTO DEN MODO REAL, Enero 2006. (24064 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003 www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo20.htm 4.6.3. Direccionamiento en modo real virtual Padilla Carvajal, Wilson, DIRECCIONAMIENTO EN MODO REAL VIRTUAL, Enero 2006. (28160 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo23.htm |
5. Dispositivos de almacenamiento y su programación
5.1. Tipos y características de los dispositivos de almacenamiento 5.1.1. Unidades de disco flexible Parsons, June y Oja, Dan. Conceptos de computación, 2a Edición, Junio 2003. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 http://www.monografias.com/trabajos12/dispalm/dispalm.shtml Biblioteca de Consulta Microsoft® Encarta® 2006 5.1.2. Unidades de disco duro Padilla Carvajal, Wilson, UNIDADES DE , DISCO DURO, Enero 2006. (88064 bytes) Parsons, June y Oja, Dan. Conceptos de computación, 2a Edición, Junio 2003. http://www.monografias.com/trabajos12/dispalm/dispalm.shtml Biblioteca de Consulta Microsoft® Encarta® 2006 Biblioteca de Consulta Microsoft® Encarta® 2006 5.1.3. Unidades de almacenamiento Padilla Carvajal, Wilson, UNIDADES DE ALMACENAMIENTO , Enero 2006. (71680 bytes) Parsons, June y Oja, Dan. Conceptos de computación, 2a Edición, Junio 2003. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 http://www.tele-centros.org/tc-toolkit2.0/fuente/conceptos/prin_conceptos2.htm Biblioteca de Consulta Microsoft® Encarta® 2006 5.1.4. Unidades de cinta magnética Padilla Carvajal, Wilson, UNIDADES DE CINTA MAGNETICA , Enero 2006. (43008 bytes) Jamrich Parsons, June y Oja, Dan. Conceptos de computación, 2a Edición, Junio 2003. Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 http://www.monografias.com/trabajos15/equipo-informatico/equipo-informatico.shtml Biblioteca de Consulta Microsoft® Encarta® 2006 5.2. Ambientes de servicio de los componentes 5.2.1. Ambientes de servicios de los chip set en los negocios Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 http://www.videa.com.ar/software.php http://www.hispavila.com/3ds/lecciones/lecc7.htm http://www.monografias.com/trabajos7/mopla/mopla.shtml 5.2.2. Ambientes de servicios de los chip set en la industria Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 http://www.videa.com.ar/software.php http://www.hispavila.com/3ds/lecciones/lecc7.htm http://www.monografias.com/trabajos7/mopla/mopla.shtml 5.2.3. Ambientes de servicios de los chip set en el comercio electrónico Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 http://www.videa.com.ar/software.php http://www.hispavila.com/3ds/lecciones/lecc7.htm http://www.monografias.com/trabajos7/mopla/mopla.shtml 5.3. Componentes para ensamble equipos de cómputo 5.3.1. Controlador del Bus Padilla Carvajal, Wilson, Controlador del Bus , Enero 2006. (51200 bytes) M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Págs. 550 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 71-72 www.monografias.com rabajos28operaciones-busoperaciones-bus.html www.mailxmail.comcursoinformaticaarquitecturaordenadorescapitulo3.htm 5.3.2. Puerto de entrada y salida Padilla Carvajal, Wilson, Puertos de entrada y salida , Enero 2006. (98816 bytes) M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Págs. 416 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 98-101, 546 http://www.zator.com/Hardware/H2_5.htm 5.3.3. Controlador de interrupciones Padilla Carvajal, Wilson, CONTROLADORES DE INTERRUPCIONES , Enero 2006. (97280 bytes) Padilla Carvajal, Wilson, INTERRUPCIONES DE HARDWARE NO- ENMASCARABLES , Enero 2006. (56320 bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 642-643. M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Págs. 217-297 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 56-64 Blázquez Soriano, José Miguel, INTERRUPCIONES EN LA ARQUITECTURA INTEL, Diciembre de 2004. (281795 bytes) Lavara Cana, Jesús y Gil González, Alberto, ENTRADA/SALIDA, ARRANQUE E INTERRUPCIONES, Enero 2003 ( bytes) www.monografias.com/trabajos17/ conectores/conectores.shtml 5.3.4. Circuitos de temporización y control Padilla Carvajal, Wilson, CIRCUITOS DE TEMPORIZACIÓN Y CONTROL , Enero 2006. (122880 bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273, 628-629, 676-678,390-402,575,588-595 http://www.hispavila.com/3ds/lecciones/lecc7.htm 5.3.5. Controlador de DMA Padilla Carvajal, Wilson, CONTROLADOR DE DMA , Enero 2006. (32256 bytes) M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Págs. 445-450 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 274-275, 293, 579, 628-629 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 63, 201-203, 202f-203f http://es.wikipedia.org/wiki/DMA 5.3.6. Controladores de video Padilla Carvajal, Wilson, CONTROLADORES DE VIDEO , Enero 2006. (53760 bytes) Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 http://www.monografias.com/trabajos7/mopla/mopla.shtml 5.3.7. Chipset Padilla Carvajal, Wilson, CHIPSET , Enero 2006. (115712 bytes) M. Morris Mano. ARQUITECTURA DE COMPUTADORAS. 6a, Ed. Prentice Hall, España 2001. Págs. 21-22 Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 123-145 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 56 http://www.conozcasuhardware.com/quees/chipset.htm |
6. Los sistemas mínimos
6.1. Arquitectura de los microcontroladores 6.1.1. Terminales de los microcontroladores Padilla Carvajal, Wilson, TERMINALES DE LOS MICROCONTROLADORES , Enero 2006. (28672 bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 M. Morris Mano, LOGICA DIGITAL Y DISEÑO DE COMPUTADORAS, 1ª edición, Ed. Prentice Hall, México 2003, Pags 234-267. M. Morris Mano, ARQUITECTURA DE COMPUTADORAS , 4ª edición, Ed. Prentice Hall, México 2003, Pags 221-245. Arquitectura de microcontroladores ( bytes) Arquitectura de microcontroladores ( bytes) http://www.monografias.com/trabajos12/micrcont/micrcont.shtml http://www.ilustrados.com/publicaciones/EpyVFpAppyVWlriaRk.php http://www.galbox.com/downloads/manuales/manual-Introducci%F3n+a+los+Microcontroladores.htm http://www.emagister.com/introduccion-microcontroladores-cursos-656576.htm http://www.unicrom.com/Tut_PICs4.asp Arquitectura de microcontroladores 6.1.2. CPU de los microcontroladores Padilla Carvajal, Wilson, CPU DE LOS MICROCONTROLADORES , Enero 2006. (25600 bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 M. Morris Mano, LOGICA DIGITAL Y DISEÑO DE COMPUTADORAS, 1ª edición, Ed. Prentice Hall, México 2003, Pags 234-267. http://www.monografias.com/trabajos12/micrcont/micrcont.shtml http://www.ilustrados.com/publicaciones/EpyVFpAppyVWlriaRk.php 6.1.3. Características especiales de los microcontroladores Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 Padilla Carvajal, Wilson, CARACTERISTICAS ESPECIALES DE LOS MICROCONTROLADORES , Enero 2006. ( bytes) http://www.monografias.com/trabajos12/micrcont/micrcont.shtml http://www.ilustrados.com/publicaciones/EpyVFpAppyVWlriaRk.php http://www.galbox.com/downloads/manuales/manual-Introducci%F3n+a+los+Microcontroladores.htm 6.1.4. Espacio de memoria de los Microcontroladores Padilla Carvajal, Wilson, ESPACIO DE MEMORIA DE LOS MICROCONTROLADORES, Enero 2006. (22016 bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 M. Morris Mano, LOGICA DIGITAL Y DISEÑO DE COMPUTADORAS, 1ª edición, Ed. Prentice Hall, México 2003, Pags 234-267. http://www.monografias.com/trabajos12/micrcont/micrcont.shtml http://www.ilustrados.com/publicaciones/EpyVFpAppyVWlriaRk.php http://www.galbox.com/downloads/manuales/manual-Introducci%F3n+a+los+Microcontroladores.htm 6.1. El ejemplo de sistema mínimo por naturaleza: El microcontrolador 6.1.1. Interconexión Padilla Carvajal, Wilson, INTERCONEXION DEL MICROCONTROLADOR , Enero 2006. (28672 bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 M. Morris Mano, LOGICA DIGITAL Y DISEÑO DE COMPUTADORAS, 1ª edición, Ed. Prentice Hall, México 2003, Pags 234-267. M. Morris Mano, ARQUITECTURA DE COMPUTADORAS , 4ª edición, Ed. Prentice Hall, México 2003, Pags 221-245. http://www.monografias.com/trabajos12/micrcont/micrcont.shtml http://www.ilustrados.com/publicaciones/EpyVFpAppyVWlriaRk.php http://www.galbox.com/downloads/manuales/manual-Introducci%F3n+a+los+Microcontroladores.htm http://www.emagister.com/introduccion-microcontroladores-cursos-656576.htm 6.1.2. Verificación Padilla Carvajal, Wilson, VERIFICACIÓN DE LAS CONEXIONES DE LOS MICROCONTROLADORES , Enero 2006. (25600 bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 M. Morris Mano, LOGICA DIGITAL Y DISEÑO DE COMPUTADORAS, 1ª edición, Ed. Prentice Hall, México 2003, Pags 234-267. M. Morris Mano, ARQUITECTURA DE COMPUTADORAS , 4ª edición, Ed. Prentice Hall, México 2003, Pags 221-245. Padilla Carvajal, Wilson, VERIFICACIÓN DE LAS CONEXIONES DE LOS MICROCONTROLADORES , Enero 2006. ( bytes) http://www.monografias.com/trabajos12/micrcont/micrcont.shtml http://www.ilustrados.com/publicaciones/EpyVFpAppyVWlriaRk.php http://www.galbox.com/downloads/manuales/manual-Introducci%F3n+a+los+Microcontroladores.htm http://www.emagister.com/introduccion-microcontroladores-cursos-656576.htm 6.1.3. Prueba de funcionamiento Padilla Carvajal, Wilson, PRUEBA DE FUNCIONAMIENTO , Enero 2006. (22016 bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 M. Morris Mano, LOGICA DIGITAL Y DISEÑO DE COMPUTADORAS, 1ª edición, Ed. Prentice Hall, México 2003, Pags 234-267. M. Morris Mano, ARQUITECTURA DE COMPUTADORAS , 4ª edición, Ed. Prentice Hall, México 2003, Pags 221-245. http://www.monografias.com/trabajos12/micrcont/micrcont.shtml http://www.ilustrados.com/publicaciones/EpyVFpAppyVWlriaRk.php http://www.galbox.com/downloads/manuales/manual-Introducci%F3n+a+los+Microcontroladores.htm http://www.emagister.com/introduccion-microcontroladores-cursos-656576.htm 6.1.4. Prueba con programa Padilla Carvajal, Wilson, PRUEBA CON PROGRAMAS , Enero 2006. ( bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 M. Morris Mano, LOGICA DIGITAL Y DISEÑO DE COMPUTADORAS, 1ª edición, Ed. Prentice Hall, México 2003, Pags 234-267. M. Morris Mano, ARQUITECTURA DE COMPUTADORAS , 4ª edición, Ed. Prentice Hall, México 2003, Pags 221-245. http://www.monografias.com/trabajos12/micrcont/micrcont.shtml http://www.ilustrados.com/publicaciones/EpyVFpAppyVWlriaRk.php http://www.galbox.com/downloads/manuales/manual-Introducci%F3n+a+los+Microcontroladores.htm http://www.emagister.com/introduccion-microcontroladores-cursos-656576.htm 6.2. Programación de los microcontroladores 6.2.1. Modelos de programación de los microcontroladores Padilla Carvajal, Wilson, MODELOS DE PROGRAMACIÓN DE LOS MICROCONTROLADORES , Enero 2006. ( bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 M. Morris Mano, LOGICA DIGITAL Y DISEÑO DE COMPUTADORAS, 1ª edición, Ed. Prentice Hall, México 2003, Pags 234-267. http://www.monografias.com/trabajos12/micrcont/micrcont.shtml http://www.ilustrados.com/publicaciones/EpyVFpAppyVWlriaRk.php http://www.galbox.com/downloads/manuales/manual-Introducci%F3n+a+los+Microcontroladores.htm 6.2.2. Conjunto de instrucciones de los microcontroladores Padilla Carvajal, Wilson, CONJUNTO DE INSTRUCCIONES DE MICROCONTROLADORES , Enero 2006. (31232 bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 M. Morris Mano, LOGICA DIGITAL Y DISEÑO DE COMPUTADORAS, 1ª edición, Ed. Prentice Hall, México 2003, Pags 234-267. http://www.monografias.com/trabajos12/micrcont/micrcont.shtml http://www.ilustrados.com/publicaciones/EpyVFpAppyVWlriaRk.php http://www.galbox.com/downloads/manuales/manual-Introducci%F3n+a+los+Microcontroladores.htm http://www.emagister.com/introduccion-microcontroladores-cursos-656576.htm 6.2.3. Modos de direccionamiento de los microcontroladores Padilla Carvajal, Wilson, MODOS DE DIRECCIONAMIENTO DE LOS MICROCONTROLADORES , Enero 2006. (259584 bytes) Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 http://www.monografias.com/trabajos12/micrcont/micrcont.shtml http://www.ilustrados.com/publicaciones/EpyVFpAppyVWlriaRk.php http://www.galbox.com/downloads/manuales/manual-Introducci%F3n+a+los+Microcontroladores.htm http://www.emagister.com/introduccion-microcontroladores-cursos-656576.htm 6.3. Apliacaciones de los microcontroladores 6.3.1. Aplicaciones de los microcontroladores como sistema independiente Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 http://www.monografias.com/trabajos12/micrcont/micrcont.shtml http://www.ilustrados.com/publicaciones/EpyVFpAppyVWlriaRk.php http://www.galbox.com/downloads/manuales/manual-Introducci%F3n+a+los+Microcontroladores.htm http://www.emagister.com/introduccion-microcontroladores-cursos-656576.htm 6.3.2. Aplicaciones de los microcontroladores como subsistema de una computadora Brey Barry B, MICROPROCESADORES INTEL: ARQUITECTURA, PROGRAMACIÓN E INTERFASE, 4a. Ed. , Editorial Prentice Hall, Mexico 2003. Págs. 272-273 Stallings, William, ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS, Ed. Pearson Education. España 2001. Págs. 567-578 http://www.monografias.com/trabajos12/micrcont/micrcont.shtml http://www.ilustrados.com/publicaciones/EpyVFpAppyVWlriaRk.php http://www.galbox.com/downloads/manuales/manual-Introducci%F3n+a+los+Microcontroladores.htm http://www.emagister.com/introduccion-microcontroladores-cursos-656576.htm |
7. Diseño de interfases
7.1. Construyendo sus propias interfases 7.1.1. Implementando interfases de computadora http://members.fortunecity.es/electronico/tutoriales/tutopic16f84/p6.html http://members.fortunecity.es/electronico/tutoriales/tutopic16f84/p7.html http://www.unicrom.com/Tut_PICs4.asp 7.1.2. Técnicas de construcción http://www.unicrom.com/Tut_PICs5.asp http://www.electrotecnologiadigital.com.mx/circuitos%20integrados.htm http://www.iesleonardo.info/ele/pro/CURSO%202002-2003/Juan%20Carlos%20de%20Pedro%20Ramos/microcontrolador_pic.htm 7.2. Aplicaciones de las interfases 7.2.1. Programacion avanzada http://members.fortunecity.es/electronico/tutoriales/tutopic16f84/p6.html http://members.fortunecity.es/electronico/tutoriales/tutopic16f84/p7.html 7.2.2. Programacion avanzada de los microcontroladores http://members.fortunecity.es/electronico/tutoriales/tutopic16f84/p8.html http://members.fortunecity.es/electronico/tutoriales/tutopic16f84/p9.html |
Prácticas de Laboratorio (20232024P) |
Fecha |
Hora |
Grupo |
Aula |
Práctica |
Descripción |
Cronogramas (20232024P) | |||
Grupo | Actividad | Fecha | Carrera |
Temas para Segunda Reevaluación |