Syllabus

SCD-1003 ARQUITECTURA DE COMPUTADORAS

MIM. LUIS ALBERTO AKE MAY

laake@itescam.edu.mx

Semestre Horas Teoría Horas Práctica Créditos Clasificación
5 2 3 5 Ingeniería Aplicada

Prerrequisitos
I.- Diseñar circuitos digitales.
II.- Manejar instrumentos y equipos de mediciones eléctricas.
III.- Manipular y seleccionar dispositivos analógicos y digitales para la implementación de circuitos.
IV.- Utilizar con precisión la terminología y simbología de circuitos digitales.
V.- Analizar problemas teóricos implementando la solución con circuitos digitales.
VI.- Conocer un lenguaje HDL.
VII.- Implementar circuitos digitales utilizando un lenguaje HDL
VIII.- Leer e interpretar diagramas de circuitos digitales.
IX.- Colaborar en equipo para deducir soluciones aplicadas a circuitos digitales.

Competencias Atributos de Ingeniería

Normatividad
Los estudiantes deben guardar silencio desde el inicio hasta el final de la Sesión de Clase. Regla Primordial en las sesiones de clase. Existen dos Advertencias a esta regla (NO existe la tercera advertencia): 1.- La primera advertencia consiste en solicitar al estudiante de la manera más cordial su salida de la Sesión de Clase, sanción correspondiente la respectiva falta del día de clase. 2.- La segunda advertencia consiste: El estudiante que incurra por segunda ocasión en no guardar el orden dentro del aula de clase, obtendrá como sanción su expulsión de la materia, en consecuencia debido a faltas pierde el derecho a exámenes ordinarios.-- • Formar filas uniformes, dejando un pasillo en la parte de en medio del aula, sin excepción alguna ningún estudiante podrá tomar asiento en la parte final del aula.-- • Respecto a una Petición o Solicitud de Palabra del estudiante hacia el profesor, durante la Sesión de Clase, el estudiante deberá alzar la mano -- • Esta estrictamente prohibido ingerir alimentos, golosinas y refrescos durante la sesión de clases, lo anterior hace acreedor al estudiante a una Sanción. -- • Celulares en Modo Silencio, el alumno que incurra en lo anterior, obtendrá como sanción ser voluntario a participar en las dinámicas de clase o resolver ejercicios si la clase lo amerita. --- • Para tener derecho a presentar cada una de las evaluaciones parciales correspondientes al semestre el alumno ha de mantener el 80% de asistencia, al término de cada parcial. --- • Las tolerancias máximas de ingreso al salón de clases, serán: 10 min., después se considerará como FALTA. --- • La falta grupal a clase será considerada doble y se dará como visto el tema del día. --- • Respetar los días(horario) y formas programados para la entrega de los trabajos, tareas, reportes y exposiciones. El trabajo fuera de esa programación se calificará en una escala del 80%, sin excepción. --- • La falta de respeto hacia compañeros o autoridades académicas será sancionada con la expulsión del salón de clases por ese día y la reincidencia será informada vía un acta a las autoridades correspondientes. --- • Otras circunstancias, merecedoras de llamadas de atención o sanciones, serán resueltas en los tiempos y formas pertinentes.

Materiales
1.- Computadora Personal. 2.- Protoboard. 3.- Arduino. 4.- Modulo Bluetooth. 5.- Tranformadores de 127/24 corriente alterna 6.- Regulador semiconductor 7812 y 7805 7.- Puente de diodos de alterna a directa o rectificador 8.- Led’s 8.- TIP 120 y 125 9.- Motor de 12V CC 10.- Motor de 24V CC

Bibliografía disponible en el Itescam
Título
Autor
Editorial
Edición/Año
Ejemplares
Arquitectura de computadoras /
Mano, M. Morris
Prentice Hall Hispanoamericana,
3a. / 1994.
7
-

Parámetros de Examen
PARCIAL 1 De la actividad 1.1.1 a la actividad 1.5.3
PARCIAL 2 De la actividad 2.1.1 a la actividad 3.1.1

Contenido (Unidad / Competencia / Actividad / Material de Aprendizaje)
1. Arquitecturas de cómputo
          1.1. COMPETENCIA: Conocer los diferentes modelos de arquitectura clásica, segmentada y de multiproceso. Modelos de arquitecturas de cómputo.
                   1.1.1. ACTIVIDAD 1: Buscar y seleccionar información sobre los diferentes modelos de arquitecturas de computadoras Clásicas.
                           MANUAL DE PRACTICAS PARCIAL 1 (692224 bytes)
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                           PLANEACION DIDACTICA 1 (37696 bytes)
                          
                   1.1.2. Segmentadas.
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
                   1.1.3. De multiprocesamiento.
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
          1.2. Análisis de los componentes
                   1.2.1. ACTIVIDAD 2: Identificar los componentes internos de una computadora CPU.
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
                   1.2.2. Arquitecturas
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
                   1.2.3. Tipos.
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
                   1.2.4. Características
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
                   1.2.5. Funcionamiento(ALU, unidad de control, Registros y buses internos)
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
          1.3. ACTIVIDAD 3: Analizar las funciones que desempeñan cada bloque funcional de la arquitectura básica de un sistema de cómputo. Memoria
                   1.3.1. Conceptos básicos del manejo de la memoria.
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
                   1.3.2. Memoria principal semiconductora.
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
                   1.3.3. Memoria cache
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
          1.4. Manejo de la entrada/salida.
                   1.4.1. Módulos de entrada/salida.
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
                   1.4.2. Entrada/salida programada
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
                   1.4.3. Entrada/salida mediante interrupciones.
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
                   1.4.4. Acceso directo a memoria
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
                   1.4.5. Canales y procesadores de entrada/salida
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
          1.5. Buses
                   1.5.1. Tipos de buses
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
                   1.5.2. Estructura de los buses
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
                   1.5.3. Jerarquías de buses
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 1
                          
          1.6. Interrupciones
2. Estructura y funcionamiento de la CPU
          2.1. COMPETENCIA: Distinguir la estructura de registros. Identificar e ilustrar el funcionamiento de la CPU. Interpretar el ciclo de instrucciones. Organización del procesador
                   2.1.1. ACTIVIDAD 1: Analizar y determinar la organización del procesador
                           MANUAL DE PRACTICAS PARCIAL 2 (692224 bytes)
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 2
                           PLANEACION DIDACTICA 2 (37740 bytes)
                          
          2.2. Estructura de registros
                   2.2.1. Registros visibles para el usuario
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 2
                          
                   2.2.2. Registros de control y de estados
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 2
                          
                   2.2.3. Ejemplos de organización de registros de CPU reales
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 2
                          
          2.3. El ciclo de instrucción
                   2.3.1. Ciclo Fetch-Decode-Execute
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 2
                          
                   2.3.2. Segmentación de instrucciones
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 2
                          
                   2.3.3. Conjunto de instrucciones: Características y funciones
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 2
                          
                   2.3.4. Modos de direccionamiento y formatos
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 2
                          
          2.4. Casos de estudio de CPU reales
                   2.4.1. ACTIVIDAD 2: En equipos solucionar un problema real en el funcionamiento de la CPU.
                          
3. Selección de componentes para ensamble de equipo de cómputo 3
          3.1. COMPETENCIA: Identificar fallas y aplicaciones de los componentes de un equipo de cómputo. Chip Set
                   3.1.1. ACTIVIDAD 3: Investigar y seleccionar chipsets comerciales disponibles en el mercado y sus características
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 2
                          
          3.2. Aplicaciones
                   3.2.1. Aplicaciones
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 2
                          
          3.3. Ambientes de servicio
                   3.3.1. Ambientes de servicio
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 2
                          
4. Procesamiento paralelo
          4.1. COMPETENCIA: Conocer el procesamiento paralelo del sistema de E/S.Aspectos básicos de computación paralela
                   4.1.1. ACTIVIDAD 1: Recopilar información de los tipos de computación paralela, sistemas de memoria compartida y distribuida
                           MANUAL DE PRACTICAS PARCIAL 3 (692224 bytes)
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                           PLANEACION DIDACTICA 3 (37895 bytes)
                          
          4.2. Tipos de computación paralela
                   4.2.1. Taxonomía de las arquitecturas paralelas
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                          
                   4.2.2. ACTIVIDAD 2: Buscar y seleccionar información sobre arquitecturas paralelas existentes en el mercado. • Arquitectura de los computadores secuenciales
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                          
                   4.2.3. Taxonomía de Flynn
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                          
                   4.2.4. Organización del espacio de direcciones de memoria
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                          
          4.3. Sistemas de memoria compartida:Multiprocesadores
                   4.3.1. Redes de interconexión dinámicas o indirectas
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                          
                   4.3.2. Redes de medio compartido
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                          
                   4.3.3. Redes conmutadas
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                          
                   4.3.4. Coherencia de cache
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                          
          4.4. Sistemas de memoria distribuida.Multicomputadores: Clusters
                   4.4.1. Redes de interconexión estáticas
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                          
                   4.4.2. Cluster
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                          
                   4.4.3. Programación de clusters
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                          
                   4.4.4. Consideraciones sobre el rendimiento de los clusters
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                          
          4.5. Casos de estudio
                   4.5.1. Casos de estudio
                           Mano, Morris M. Arquitectura de Computadoras. Ed. Prentice Hall. Capitulo 3
                          

Prácticas de Laboratorio (20252026N)
Fecha
Hora
Grupo
Aula
Práctica
Descripción

Cronogramas (20252026N)
Grupo Actividad Fecha Carrera

Temas para Segunda Reevaluación